如何在xilinx ISE中为verilog代码生成vcd文件？

Question

我正在尝试在verilog测试夹具中生成一个vcd文件以获得动态功率值。我已经实现了我的设计，然后我在verilog测试夹具中创建了一个新的源代码。我在测试代码的末尾添加了这些代码行（在endmodule之前）：

namespace System
{
    public static class StringExtensions
    {
        public static string PadCenter(this string str, int totalLength, char padChar = '\u00A0')
        {
            int padAmount = totalLength - str.Length;

            if (padAmount <= 1)
            {
                if (padAmount == 1)
                {
                    return str.PadRight(totalLength);
                }
                return str;
            }

            int padLeft = padAmount/2 + str.Length;

            return str.PadLeft(padLeft).PadRight(totalLength);
        }
    }
}

in_flit_w和ready_n是我的输入。

现在，当我想模拟行为模型时，会出现此错误：

initial begin
$dumpfile ("node_1_vcd.vcd");
$dumpvars();
in_flit_w = 18'b110001111000110100;
ready_n = 1;
#20
in_flit_w = 18'b010010111000110100; 
ready_n = 0;
#1000 $dumpoff;
end

我该怎么办？

提前谢谢