标签： verilog xilinx xilinx-ise
我正在使用Artix 7（xc7a200t-2fbg676）设备。我使用MIG v1.9生成了DDR3内核。当我尝试模拟设计时，完成校准需要107 us。模拟以20ns / s的步长运行。因此，校准和校准需要30多分钟。完全浪费时间。
是否有任何解决方法可以将此校准时间减少到16 us的可接受值，就像在VIGex 6器件的MIG v3.92中一样？
Xilinx建议在MIG v1.7中采用一种解决方法，但它已包含在最新的MIG v1.9中。如果有人试过的话，请帮我节省宝贵的时间