标签： vhdl modelsim
我想用VHDL为我的设计编写一个自检测试平台。我很困惑要测试哪些值。我应该检查所有可能的值并查看它们是否正确？我的设计还包含一个通用参数，所以我也应该测试不同的位大小。对于较大的位大小，不可能测试所有可能的值。例如：人们如何测试64位浮点加法器？我确定那时测试所有值是不可能的？
答案 0 :(得分：0)
也许您可以从检查某些特定输入的结果开始。
如果您可以在测试平台中找到随机数的预期值，则可以使用
种子
取决于时间戳。
你应该有一些检查功能，它将输出与预期值进行比较。
我希望我的建议有所帮助。