如何在Vivado的波形窗口中显示模块变量

Question

我在Verilog（Vivado）中编写了一个模块，并为它编写了一个tesbench。 Simulation为我提供了测试平台所有变量的波形窗口。是否也可以在波形窗口中显示模块内的变量？ （我正在使用Vivado 2015.4）

THX

Answer 1

如果单击UUT或层次结构中任何级别的任何模块，将显示该模块的“局部变量”列表，并可将其拖动到波形视图中。

当你打开sim时，默认选择的模块只是顶部，这就是你只看到测试平台变量的原因。

很容易，我有时甚至不打扰在测试夹具中分配UUT的输出端口，只需从层次结构中抓取它们。