标签： verilog
我想在数组temp（结构verilog）中存储数组b的补充。但是，当我使用display命令检查temp的最终值时，它显示x（不在乎）。事实上，当我显示数组b的值时，它也显示x（不在乎）。当我声明net类型的temp时它显示相同的结果！
{{1}}
Ps并行加法器运行得非常好！