VHDL中< =和:=之间有什么区别?

时间:2016-03-20 19:49:52

标签: vhdl

我正在寻找这些运算符之间的区别

我的意见是这一个在执行中执行 < =

而另一个用于初始化 :=

是正确的吗?

1 个答案:

答案 0 :(得分:0)

<=用于信号,并执行非阻塞分配。

:=用于变量。

请参阅:http://www.csee.umbc.edu/portal/help/VHDL/sequential.html