未应用Virtex-6电路的max_fanout属性

Question

我有一个8192行（13位地址）和12位宽度的块ram。
在Virtex-6中，我们有36kb Block Rams。所以ISE Design Suite将我的ram实现为三个36kb BRAM，宽度为4位。

对于时序问题，我希望ISE为每个BRAM读/写地址使用单独的触发器。因此，对于读/写地址reg，我设置属性但不应用它们

Answer 1

这类问题的一般解决方案是在单独的层次结构层中放置您希望合成器不要更改的任何内容。然后给它一个名称（它的实例名称），然后你可以在你的合成器中引用它，以告诉它不要改变层次结构的那一部分。

因此，在您的情况下，您可以将这些触发器放在一个单独的层次结构层中。我不知道如何告诉ISE然后单独留下这些层次结构，但我很确定会有这样做的方法。 （现在你知道了一般原则，你可以尽可能地搜索手册）。