它是用VHDL还是Verilog编写的

Question

我是HDL的新手，只是想确认这些代码行是用VHDL还是用Verilog编写的？

DE0_SOPC DE0_SOPC_inst(
                        // 1) global signals:
                         .clk(CLOCK_50),
                         .pll_cpu(),
                         .pll_sdram(DRAM_CLK),
                         .reset_n(system_reset_n));

Answer 1

它是Verilog。它是另一个模块的实例化。这就是你在Verilog中的表现;这不是你在VHDL中的表现。

Answer 2

是。这些是verilog代码行。根据您之前的评论，键入：.v文件属于verilog代码。