模拟Rics-v verilog

时间:2015-12-10 19:35:38

标签: verilog simulation riscv

我编译了我的基准并生成了.hex文件。 在verilog文件中包含.hex文件的位置。

我对verilog文件的所有内容是在火箭芯片文件夹中的Top.DefaultVLSIConfig.v和memdessertMemDessert.DeafultVLSIConfig.v

我的操作系统中没有vcs模拟器,我可以使用verilog文件和hex文件在另一个平台上进行模拟吗?

海德尔

3 个答案:

答案 0 :(得分:2)

是的,您可以使用其他平台。在您使用的任何平台上,您将需要一个verilog模拟器。 Rocket Chip包含使用vcs的verilog线束,因此如果您使用其他模拟器,则可能需要更换线束。

我建议使用C++ emulator Rocket Chip provides

答案 1 :(得分:0)

  

我的操作系统中没有vcs模拟器

您可以使用EDAplayground

中的vcs simulator 2014.12运行代码

答案 2 :(得分:0)

这不是一个真正的verilog问题,它是一个设计相关的问题,部分是一个工具问题。

在代码中的某处必须有一些内存定义,您必须将文件引用放在hex文件中。应该很容易找到它。