最近我一直在编写FFT模块,你可能认为它需要大量的电线。为了简化代码,我正在尝试使用压缩数组。但我在截断和分配方面遇到了问题。假设我有一个48位向量A,分为6个8位子字段:
logic [5:0][7:0] A;
现在,考虑我有另一个24位长的向量B,分为6个4位子字段:
logic [5:0][3:0] B;
现在的问题是,如何将A中每个子字段的4个MSB分配给B中的对应子字段(最好不使用for循环)?
答案 0 :(得分:1)
不幸的是,SystemVerilog中没有特殊的语法可以在单个赋值中执行这种有损赋值。