L1 Cach命中/未命中L2 Cash命中/未命中

时间：2015-10-09 23:56:57

标签： memory arm cpu-cache

我有一个非常基本的Q但是找不到答案。 我使用ARM DS-5使用Arm Cortex A8处理器捕获MY BeagleBone板上的流线活动。

我需要以下L1现金点击和未命中，L2点击/未命中和总内存访问时间。

我知道以下情况＆＃34;纠正我，如果我错了＆＃34;： L1未命中= L2命中+ L2未命中 L1命中=指令 - （L2命中+ L2未命中）

我无法应用此信息来获得l1次点击。 在图片中你会发现l2个未命中，l2次命中，没有指令和数据访问。

数据访问被定义为内存读取和写入操作，它使现金访问至少达到最接近处理器的数据级别或统一现金。

enter image description here

这些是ARM DS-5中允许的计数器 enter image description here 请帮忙。

由于

0 个答案:

没有答案
相关问题
最新问题