Xilinx Platform Studio错误＆＃34; INTERNAL_ERROR：Xst：cmain.c：3423：1.29＆＃34;

Question

我正在使用Xilinx Platform Studio生成比特流。我的verilog代码部分如下：

reg  [C_SLV_DWIDTH-1 : 0] mem_ip2bus_data;
reg [31:0] avgBuffer[0:128];
wire [7:0] mem_address;
wire mem_select;

assign IP2Bus_Data  = (mem_read_ack == 1'b1) ? mem_ip2bus_data : 0;
assign mem_address = Bus2IP_Addr[9:2];
assign mem_select = Bus2IP_CS;


always @(*)
begin
  case (mem_select)
    1 : mem_ip2bus_data = avgBuffer[mem_address];
    default : mem_ip2bus_data = 0;
  endcase
end


avgBuffer[avgSampleCnt] <= VALUE;// This line is at some point in a different always block

代码中没有语法错误。使用AXI总线并以100MHz运行。选项，＆＃34;将时序收敛失败视为错误＆＃34;在项目选项中未选中。但是在生成比特流时，我收到错误＆＃34; INTERNAL_ERROR：Xst：cmain.c：3423：1.29＆＃34;。如果未更新avgBuffer []，则不会出现此错误。但该行对于软件（主）读取verilog操作的输出非常重要。

这严重破坏了我的想象，这似乎是一个常见的错误，并且在任何地方都没有适当的答案。有人可以帮忙。