Xilinx错误：端口连接不能混合排序和命名

Question

FA FA9(.in0(CSA10[0]), .in1(CSA11[0]), .carry_in(CSA12[0]), .sum(CSA20[0]), carry_out(CSA20[1]));

对于上面的代码行，我收到错误＆＃34;端口连接不能混合排序和命名＆＃34;。所有CSA都被声明为wire [1：0] CSA11，CSA12等。我使用的工具是Xilinx 14.7。

我认为我在上面的语句中使用的端口连接只是名为connection。

提前致谢！

Answer 1

看起来你错过了＆＃34;。＆＃34;之前＆＃34; carry_out＆＃34;。试试这个：

FA FA9(.in0(CSA10[0]), .in1(CSA11[0]), .carry_in(CSA12[0]), .sum(CSA20[0]), .carry_out(CSA20[1]));