如何在VCS中测试Chisel生成的verilog模块？ vpi_uer.cc如何在凿子中工作？

Question

在凿子教程中，我跑完

之后

sbt "run Hello --backend v --compile --test --genHarness --vcd"

我收到了Hello.v，Hello-harness.v，vpi_user.cc文件

• 如何测试Hello.v文件？
• vpi_user.cc的用法是什么？

Answer 1

要在VCS中测试您的设计，您可以使用生成的两个verilog文件：

• Hello.v：您在Verilog中生成的Chisel设计
• Hello-harness.v：Verilog中的测试平台代码（由--genHarness选项生成）。当然，您必须对其进行修改以改善测试。