我见过一个用VHDL文件编写的例子
示例摘录
architecture aaa of bbb is
signal ccc : std_logic
begin
ccc <= transport global_en_lb;
....
我只是想知道上面代码段中的传输。 这意味着什么？
答案 0 :(得分：2)
传输延迟是理想化的：它们通过具有无限频率响应的设备或连接来模拟传播。任何输入脉冲，无论多短，都会产生输出脉冲。例如，您可以使用传输延迟建模理想的传输线 - 任何和所有输入变化都会通过线路传播。传输延迟在测试平台中也可用于排队驱动程序上的事务。
惯性延迟接近现实世界的延迟。它们更复杂，但简而言之，如果您尝试传播脉冲宽度小于通过器件或导线的传播延迟的脉冲，则脉冲消失。如果您无法看到transport或inertial关键字，则惯性延迟是VHDL中的默认值。
在HDL级别，两者之间的实际差异在于当信号已经有预定事务时为信号安排新事务时会发生什么。对于运输延迟，交易只是排队等候;对于惯性事务，模拟器可以合并它们。
关于你的Verilog评论：这在Verilog中有点过时（就像其他的一样）。但是，非阻塞分配的RHS延迟会模拟传输延迟：
always @(x)
y <= #10 ~x; // transport
连续分配不排队交易，因此模型惯性延迟：
assign #10 y = ~x; // inertial
答案 1 :(得分：0)
在VHDL＆＃34; db.mytable.aggregate([
{
"$group": {
"_id": null,
"avg": { "$avg": "$abc" }
}
}
]);
＆＃34;关键字用于模拟模拟的延迟。
传输延迟模型只是将输出的变化延迟了transport子句中指定的时间。
传输延迟，用于模拟布线引入的延迟。随着传输延迟，任何小宽度的脉冲都会传播到输出端。传输延迟对于建模延迟线驱动器，PC板上的线延迟以及ASIC上的路径延迟特别有用。
要了解模拟的确切行为，请参考link