我正在尝试使用FPGA进行一些测试，并且在尝试使用Quartus II v13.0 SP1和Megawizard插件向我的设计添加UART时，我意识到那里没有可用的UART但它可用来自Qsys工具。
我的问题是从Qsys系统添加此IP。
我不想添加NIOS II处理器，因此我想使用信号（其端口）而不是Avalon MMS功能（通过寄存器）来控制此IP。 我不确定这是否可能。
另一个问题，寻找用于实例化Qsys系统的VHDL模板我没有找到.vhd文件。 我应该如何在Quartus II设计中实现这一点？
答案 0 :(得分：0)
要回答你的上一个问题，首先a）检查Qsys是否正在生成Verilog或VHDL（如果重要）;和b）通过将QIP文件添加到<Qsys-project-directory>/synthesis/<qsys-project-name>.qip找到的项目中来包含您的Qsys项目文件。 QIP文件的功能类似于头文件，列出了所有Qsys生成的文件的名称，以便于包含。
Qsys还有一个标签，详细说明了系统的HDL实例化。
至于你的UART，你有几个选择。一种可能性是导出Avalon接口（使其可用作Qsys模块的端口），然后为您的IP核编写一个简单的控制器以与其接口。或者，您可以查看第三方IP（可能是http://opencores.org/project,uart2bus之类的内容？）。