具有SCK的SPI模块与SPI模块时钟相同 - VHDL

Question

由于我只看到输入时钟为2xSCK的SPI模块，我想问一下，是否可以实现一个SPI模块的频率与SPI模块相同的频率。

Answer 1

输入clock >= 2×SCK是物理边界。它被称为奈奎斯特率。

查看Shannons sampling theorem。

Answer 2

根据您是SPI主设备还是从设备，您可能会想出一些东西，但最好的解决方案是简单地提高您的时钟频率。如果您的硬件支持它们，您可以使用DDR（双倍数据速率）输入或输出寄存器在两个时钟边沿上注册输入或驱动输出。如果您是从机，则可以将SPI时钟分配为时钟输入，并使用输入时钟边沿锁存数据。但是，您必须跨越逻辑中的时钟域。 如果可能的话，我强烈建议提高你的逻辑时钟速率。