这是一个带有CLOCK ENABLE输入的D触发器。 click here, I am new, can't post images yet, sry
这让我很奇怪。为什么不只是对CLOCK和CLOCK ENABLE输入进行AND门控并将其输出到触发器时钟输入。
我觉得我不能这样做,因为时钟在某种程度上是特殊的,但在纸面上,这似乎也是一样的。所以,如果这不对,为什么?
答案 0 :(得分:0)
你可以使用AND门(在时钟和时钟使能之间)和移除多路复用器就像你提议的那样。请记住,没有单一的方法可以解决任何数字设计问题。要有创意。
在此实现的否定方面,在时钟路径(AND门)中添加门将意味着时钟将被延迟(由于来自门的延迟)。在一个更复杂的系统中,这将是一个问题,因为时钟不会与使用它的所有组件同相(此触发器将具有时钟的延迟版本)。