Verilog:为什么" maxcount"不能保持其最大值,但随着"计数而变化#34;?

时间:2014-05-31 01:47:04

标签: max verilog hdl

任何帮助都会受到赞赏!

我写了这个模块是为了跟踪用verilog编写并在LED阵列上运行的游戏的得分(< = 99)。我希望它能够保持最高分。当前count大于maxcount时,maxcount将等于当前count,否则会保留其值。

问题是,我不知道为什么maxcount会在count发生变化时更改其值(当计数较少时,它无法保持其值,但随着{{1}变得更小})

有任何逻辑错误吗?或者我错过了任何Verilog错误?

非常感谢!

count

1 个答案:

答案 0 :(得分:1)

您为所有count位置显示hex?

assign unit_m = count % 10;
assign tens_m = count / 10;

应该是:

assign unit_m = maxcount % 10;
assign tens_m = maxcount / 10;