浮点核心（分部操作）

Question

我需要在Verilog的帮助下划分数字。我生成了一个浮点核心（分频器）并尝试检查它是否有两个简单的输入。输出为'0'，我需要知道输入是否有问题。测试平台代码如下所示。如果输入有问题，那么分配输入的正确方法是什么？

module Divider;

// Inputs
reg clk;
reg [31:0] a;
reg [31:0] b;

// Outputs
wire overflow;
wire underflow;
wire [31:0] result;

// Instantiate the Unit Under Test (UUT)
Float_Divider uut (
    .overflow(overflow), 
    .clk(clk), 
    .underflow(underflow), 
    .a(a), 
    .b(b), 
    .result(result)
);



  /* always@(clk)
    #10 clk<= ~clk;*/

initial begin
    // Initialize Inputs
    clk = 0;
    a = 0;
    b = 0;

    // Wait 100 ns for global reset to finish
    #100;
             a=32'd40;
             b=32'd5;
    #100;
            #50 clk =~ clk;

end

   endmodule