VHDL时钟除以十进制

Question

我需要使用VHDL将50 MHz时钟分频为1.5 Mhz，占空比为50％。为此，我想用一个计数器计算50 Mhz时钟脉冲的数量，直到1.5 Mhz时钟周期的一半，即16.6666，这是十进制的，我不知道如何在代码中实现。任何人都可以帮我吗？

非常感谢你。

Answer 1

我不是VHDL方面的专家，但我认为你无法使用可合成代码完全达到1.5 MHz。如果你改变在50 MHz时钟上等待的时钟周期，你可能会得到1.5 MHz的平均值，直到你提高1.5 MHz时钟。

如果您只想要可以模拟的代码，那么您当然可以使用任意延迟。

Answer 2

您建议的方法会产生近似值，当然可以。如果没有，我建议您使用特定于目标技术的PLL或时钟管理器。