标签： floating-point double verilog
我正在尝试转换在数据包中接收的32位浮点数和64位双精度数，并将其转换为verilog中的ASCII。
我正在努力理解如何从硬件设计的角度来理解这一点，因为从软件的角度来看这非常简单，但对于硬件而言并非如此微不足道。我有一个只包含相关数字的寄存器，需要能够为各个部分设置ascii字符输出的长度。
我研究过使用$ bittoreal，但由于某些原因，我找不到任何关于结果字节实际上做什么的体面文档，也无法找出它是否可以在一个简单的情况下合成和实现-3A。
帮助将不胜感激。