我正在为我的项目编写一个非常简单的代码，它所要做的就是计算时间。我有两个开关，A＆amp; B.我想要做的就是开始按下A的时间，然后在按下B时停止它。也许我可以把这个时间存储到变量中，然后将Var输出到7段！ （我只需要时间部分，7 Seg就可以了）
我没有verilog的背景，也无法在线获得很多帮助，有人可以给我一个提示。
注意：显然，它必须在Verilog中，并且必须是* .v格式
谢谢，
答案 0 :(得分：0)
我将首先建议你找到一个很好的Verilog指南并看一下，你还需要找一个模拟器来测试你的代码。
现在假设您只是在按下按钮之间测量时钟周期，您需要在a上启动计数器并在b上停止计数器。可能使用和b来控制FSM，后者又控制计数器。
需要注意的是a和b是外部的和异步的，它们需要通过元稳定性触发器来实现。根据机械开关的不同，您可能还需要为它们添加更多的谴责。
我打算添加一些代码但是因为你不知道verilog它应该分解成比给你完整解决方案小得多的步骤，我认为这会剥夺你的学习经验。
如果你只是想看一些Verilog秒表的代码simplefpga.blogspot.co.uk似乎是合理的。
当您正在学习verilog硬件描述语言时，首先要考虑问题以及您要实现的目标。计数器，状态机。然后继续实现您需要的基本版本，然后根据需要添加功能。
可能是一个溢出的自由运行计数器。一个自由运行的计数器，它停在最大值。按下按钮时启动的计数器，按下按钮时启动的计数器，按下另一个按钮时停止的计数器。
然后，您可以提出更适合本网站Q＆amp; A格式的问题。例如，我试图将计数器作为verilog秒表的一部分来实现，我不确定如何暗示功能x。
尽量不要被语言吓倒，并尽可能享受学习新技能的过程。