我有VHDL code,还有BDF desing。
当我在ModelSim中模拟我的VHDL代码时,它工作正常,但是当我在Quartus中模拟它或上传到FPGA Cyclone板时,LED没有信号。 IDK,我想以什么方式来看待。
答案 0 :(得分:5)
我快速查看了你的代码,虽然它在语法上看似正确,但它看起来并不合理(即使它可能是)。
例如:
led_size : process(clk, size)
begin
if size = '1' then
led_size_f <= led_size_f +1;
end if;
if led_size_f > 4 then
led_size_f <=1;
end if;
end process;
它甚至没有使用clk
,它也会产生一个锁存器(通常是一件坏事,除非你绝对肯定你在做什么),这很可能会给你带来问题。在FPGA中运行它。
我可以发布更多示例,但如果我是你,我会尝试查看您最有可能从综合工具中获得的警告列表。
另外,看看你的IDE是否附带了一些用于同步设计的模板,然后尝试遵循它们,以确保你实际上推断出你想要的硬件。