标签： verilog intel-fpga quartus
我的代码有点麻烦。我为HC-06蓝牙模块的串行读取器编写了一个简单的代码，如下所示，该代码在开发板和Modelim上都能正常工作。
false
但是当我添加如下所示的always块时，板上显示的结果开始变得疯狂，但是ModelSim模拟的结果效果很好，并且能够获得我想要的结果。
true
有没有人遇到过类似的事情，我该如何解决？