为什么DCM在Modelsim 10.3中不起作用?

时间:2015-02-17 22:12:15

标签: verilog fpga xilinx modelsim

我尝试使用数字时钟管理器(DCM)并将输入时钟加倍。 iSim(Xilinx仿真工具)给出了正确的结果,但在Modelsim中,输出时钟始终为​​零。

我总是在modelsim的项目库中编译unisims文件夹(由xilinx软件中的IBUFG,DCM和BUFG模块组成)。


根据Russel答案,我使用了Xilinx Core Generator。我希望CLKFX的频率是CLKIN的两倍。如下图所示,iSim(Xilinx模拟器)的结果是正确的,但在Modelsim中CLKFX始终为零:

iSim结果(Xilinx模拟器):

enter image description here

Modelsim结果:

enter image description here

1 个答案:

答案 0 :(得分:1)

如果您认为自己没有正确设置DCM,则需要阅读有关DCM及其工作原理的文档。如果您搜索Xilinx库指南(+ FPGA名称),您将找到设备中可用的所有原语。或者你可以在这里查看完整列表:

Xilinx Library Guides

如果您在查看完所有参数后仍然遇到问题,可以尝试使用CoreGen为您生成DCM。 CoreGen将确保您不会出现任何错误或在无效配置中实例化某些内容。 CoreGen的输出是一个.vhd文件,您可以将其放入modelsim项目并进行模拟。