我对实现reed-solomon算法有所了解。但是在里德 - 所罗门，一个乘法器和除法器很多，需要在硬件中实现。我用Google搜索然后找到Galois表来做它。
galois表的想法是使用log-table和inverse-log-table来实现乘法器和除法器（将其更改为Look-up-table然后可以使用加法器和减法器）。
我想知道我可以在FPGA架构中实现它吗？这需要多少资源吗？
答案 0 :(得分：1)
我没有实现这个特定的算法，但我认识到你描述的解决方案的类型。表驱动对数当然是FPGA的合理方法。您需要一个具有大量内部Block-RAM存储器容量的FPGA。
这可以在FPGA上实现吗？可能在某种程度上。它适合吗？我建议你构建一个小实现或完整实现的子集。请注意通过扩展实施所消耗的资源和理由。
也可以查看Opencores。快速谷歌的“opencores galois表”产生了一些点击。