标签: vhdl fpga xilinx
我使用的是Synplify版本9.6.2
我想生成一个.bin文件加载到FPGA上。 Synplify的输出是.edn或.edf网表。
任何人都知道这样做的过程是什么?
答案 0 :(得分:1)
您必须使用EDIF网表并通过Xilinx工具(ISE)将其转换为EDF转换为放置和路由设计,然后转换为.bin格式的比特流。