如何编写正则表达式以匹配Verilog文件中的模块实例化？

Question

我正在开发一个项目，通过使用perl脚本语言来促进verilog编程。现在我想编写一个脚本来扫描一个顶级的verilog文件，然后为该模块生成层次结构列表，这表明我需要提取模块实例化 来自verilog文件的声明，这是问题所在：

如何编写正则表达式以匹配verilog文件中的模块实例化，因为我们需要知道顶层模块文件的子模块名称。

Answer 1

Verilog::Netlist的SYNOPSYS显示如何读取Verilog文件并在整个层次结构中查找模块。虽然在某些有限的情况下可以使用正则表达式，但从长远来看，使用这个CPAN解析器模块是值得的。

以下是我在PerlMonks上发布的一些示例代码：verilog perl usage (Verilog::Netlist)

作为vhier发行版一部分的Verilog-Perl脚本也很方便。