Simulink中网表生成期间出错

时间:2011-06-30 07:28:53

标签: fpga simulink xilinx system-generator

我试图从simulink中的简单模型生成网表。我可以运行模拟(使用sysgen)。

当我尝试创建网表时,会抛出错误:

  

”    *错误*

     

网表期间发生错误   代。使用==>时出错   xlProcBlockElaborateBMM在19简介中   文件'C:\< ..> \ timing \ synopsis'不是   发现“

所以,我尝试手动创建一个synopsis文件夹,然后它开始抛出以下错误:

  

*错误*

     

网表期间发生错误   代。发生Java异常:   com.xilinx.sysgen.netlist.NetlistInternal:   java.io.FileNotFoundException:   C:\基兰\定时\简介\简介   (访问被拒绝)       在com.xilinx.sysgen.netlist.XTable.valueOf(未知   资源)       在com.xilinx.sysgen.netlist.Block.fromXTable(未知   源)

我尝试以管理员身份运行Matlab,但结果相同。如果我在这里遗漏了一些东西,请告诉我:

所以,这是配置细节:

Matlab版本:版本7.10(R2010a)
Xilinx System Generator版本12.2

我在Xilinx论坛中找不到任何解决方案,所以我在这里发帖。

由于

1 个答案:

答案 0 :(得分:1)

没碰到那个 - 听起来像是一个可怕的内部错误。

看起来您正在创建时序网表 - 您是否可以创建任何其他选项网表?它可能会提供不同的(更有用的)错误消息!

其他解决方案通常是单调乏味的形式:

  • 重新运行Xilinx System Generator配置器
  • 尝试不同的PC
  • 重新安装Xilinx工具
  • 登录WebCase

抱歉!