有谁能让我知道以下vhdl代码有什么问题?

时间:2011-05-18 11:33:21

标签: vhdl

我收到的错误为“错误:Xst:827 - ”C:/1553/decoder_copy/decoder.vhd“第265行:信号no_words无法合成,错误的同步描述”。

     process(rst_n,dword_int,sync_csw_reg,sync_dw_reg)
     begin
if(rst_n='1')then
    noofwords<="00000";
    no_words<="00000";
    nfw<='1';
elsif(falling_edge(sync_csw_reg) and dword_int(10)='0' and nfw='1' )then
    noofwords<=dword_int(0 to 4);
    check_nfw<=dword_int(0 to 4);
elsif(falling_edge(sync_dw_reg))then
    if(no_words = noofwords)then
        no_words<="00000";
        nfw<='1';
    else
        no_words<= no_words+'1';
        nfw<='0';
    end if;
end if;

结束过程;

1 个答案:

答案 0 :(得分:4)

我想这是因为您正在一个进程中检查两个不同信号(sync_csw_regsync_dw_reg)的边缘。如果要合成代码,则无法执行此操作。你必须将它分成两个过程。