Question

我对Verilog还是比较陌生，我正在使用从7位寄存器分配一个值来输出“ [7：1] IRQ_LA”的方法，但我得到的是最低有效位的X值。在控制台中显示此警告时：
Input <IRQ_LA> is never used. This port will be preserved and left unconnected

我尝试使输出8位[7：0]并为其分配8位寄存器，问题仍然存在。

module Interrupter(
         output [31:0] Data_intpt,
     input LWORD_LA,
     output reg DTACK_LA,
     input WRITE_LA,
     input DS0_LA,
     input DS1_LA,
     input AS_LA,
     input [7:1] IRQ_LA_intpt_reg,
         input [31:1] ADDR,
         output [7:1] IRQ_LA,
     output reg [2:0] state_i =  initial_state_i,
     input IACK_LA,
     input RST_LA,
     input clk
    );
    //ram parameters 
    parameter DATA_WIDTH = 32 ;
    parameter ADDR_WIDTH = 3 ;
    parameter RAM_DEPTH = 1 << ADDR_WIDTH;

    //state machine parameters:

    parameter initial_state_i = 3'b000;
    parameter IACK_LA_detect_state_i = 3'b001;
    parameter initial_state1_i = 3'b010;
    parameter initial_state2_i = 3'b011;

    assign Data_intpt = ((IACK_LA==1'b0)&&(RST_LA)) ?  mem[Address]: 32'hZZZZ_ZZZZ;
    assign IRQ_LA = ((IRQ_LA_intpt_reg != 7'b1111_111)&&(IACK_LA))? IRQ_LA_intpt_reg: 7'b111_1111;


    reg [DATA_WIDTH-1:0] mem [0:RAM_DEPTH-1];

waveform in xilinx isim 我希望能够分配任何二进制值来控制另一个模块

从未使用输入<>。该端口将保留并在Verilog中保持未连接状态？

0 个答案: