标签： assembly mips cpu-architecture cpu-cache
当学习数据高速缓存和指令高速缓存未命中率如何与直接映射的高速缓存一起工作时，我感到非常困惑。假设我正在寻找一个具有8字节块大小的mips处理器，汇编代码中混入了读取的数据，例如lw和其他说明，例如addi。有人可以解释数据和指令高速缓存未命中如何工作的基本原理吗？
lw
addi