访问内部reg，而无需将其声明为输入/输出

Question

如何在不将内部reg /信号声明为输入/输出的情况下访问它们。 例如，考虑下面的块，将A和B放在TOP块中，我需要从不带B的块访问int_A，而不必将其声明为A的输出和B的输入。

Answer 1

您可以通过分层引用来实现。
但是据我所知，您只能在测试平台中使用它。（我什至从未敢在RTL中使用它。）

// Top level test-bench

wire int_A;
   assign int_A = dut_0.int_A;

dut dut_0 ( // instance of dut
       .... 
       );

如果在dut中，您还有另一个实例，请使用相同的方法：

module dut (
   );

  core core0 (
       ); 
endmodule // dut

现在可以从顶层引用内核内部的信号：

分配int_A = dut_0.core_0.int_A;