在VHDL中将SystemC中的信号延迟指定为AFTER子句

Question

我在SystemC尝试在一段时间后写信号时遇到问题......

请考虑以下事项：

process (clk)
   begin
      -- Updating my signal, out signal, in order to get result, but after a certain delay.
      signal1 <= '0' after 2 ns;

OK！ 我可以在SystemC中做同样的事情：

SC_CTOR(MyModule) {
   SC_METHOD(mymethod);
   sensitive << ....
}
void mymethod() {
   mysig = '0'; // HOW TO SAY AFTER 2 NS?????????
}

如何在SystemC ????

中指定信号分配的延迟

Answer 1

我认为您可以在wait(2, SC_NS);中SC_THREAD，但不能在SC_METHOD中。 （AFAIK，wait s中不允许SC_METHOD。

Answer 2

我已经忘记了SC语法，但它应该与GBL类似，write函数应该采用可选的延迟参数，例如mysig.write(0, 2*SC_NS);在GBL中它是mysig.Write(0, 2*ns);或替代语法：mysig(2*ns) = 0;