这种设计会被认为是FIR滤波器吗？

Question

如果您在图中所示的寄存器上并行添加了寄存器或延迟，那将被视为FIR滤波器吗？

在这种情况下，它将添加4个其他寄存器：第一个乘法器（b0）和第一个加法器之间有1个寄存器，每组加法器之间有1个寄存器。

Answer 1

致克利福德：是的。实际上，它已经是FIR滤波器。您的图片与“有限冲激响应过滤器”上的Wikipedia页面上的图片匹配。

有多种方法可以在可合成的Verilog中对过滤器进行编码，从而可以在较小的区域内更快地实现；或较小的区域，执行速度较慢。

对Simon：这个问题被标记为Verilog和VHDL问题，因此它确实跨越了编程和硬件之间的界限。