标签： verilog fpga xilinx vivado
我具有任意频率和占空比的输入PWM信号，并且我必须将输出PWM的占空比限制为一个设定值。如果输入PWM占空比小于设定的占空比，则超过该设置的占空比，如果大于输入PWM的占空比，则输出PWM占空比将限制为设定的占空比。到目前为止，我已经成功创建了一个占空比限制器模块，该模块可以通过测量输入PWM的高脉冲长度和低脉冲长度，并基于此计算占空比来工作，但是如果输入pwm信号占空，则该模块不起作用周期不断变化。如果输入占空比发生变化，但此后保持恒定，它将起作用。如果占空比不断变化并且我无法测量脉冲宽度