是否可以在没有自动生成器的情况下配置（编程）任何FPGA或CPLD？
我可以使用原理图编辑器，VHDL或Verilog源，但是所有这些形式都是生成器的源。路由是自动的，实际的CLB内容是隐藏的。
是否有用于监视和/或更改实际逻辑块配置的低级工具？我了解低级工具意味着要揭示整个内部FPGA结构，以便大多数功能强大的设备都不会因为商业秘密而具有此功能。
我已经看到了ULA这类的东西，而不是FPGA。这些编辑器看起来像一个普通的原理图编辑器，您可以在其中将库逻辑元素放置在门/总线矩阵上，然后连接这些元素（并观察计算出的延迟等）。
FPGA / CPLD世界中是否存在相同的东西？手动路由，半手动LUT内容生成，然后观看仿真。