VHDL解析和计数一些元素

Question

我们如何找到包含2个输入但不从VHDL网表文件分支的电路的深度（电平）（或非门）

Answer 1

直言不讳：您不能。

首先：它需要综合工具，而且非常复杂。公司已经花了很多年（40多个？）的时间，与数百人组成的团队一起开发这些产品，并且这种开发仍在进行中。

第二个：您需要一个目标库，时序约束，并且需要一个硅区域来获得线负载模型。该库确定哪些门可用以及它们的运行速度。因此，您不能说'此HDL代码需要A门'。您可以说'此HDL代码需要目标库B中的A门以C时间在区域D'中得到结果。。

正确的方法是选择一个目标，获取该目标的库，获取综合工具，然后找出代码的大小/速度。