我刚刚与一位同事讨论了RISC-V合规性的实际含义。我们详细讨论了以下主题：
RISC-V ISA不打算延迟分支。我的理解是，是否延迟分支的定义已经是ISA的一部分，而不是实现的问题。这是正确的吗？
假定某人想将RISC-V与延迟分支一起使用。不管这是一个好主意，让我们仅关注合规性问题。在我看来，将基本指令集的某些现有分支/跳转指令定义和实现为延迟分支不再符合RISC-V。兼容RISC-V的编译器的编译将无法在这种计算机上进行。可以自由地定义自己延迟分支指令。当然，与任何自写扩展一样，不能期望任意编译器会使用这样的指令。我说的对吗？
根据RISC-V规范，“程序计数器pc保存当前指令的地址。”我对这句话的解释是，任何跳转/分支指令都指向它存储的地址。再次，独立于实现。示例：假设一个实现，其中在获取跳转/分支指令后的几个周期内执行该跳转/分支指令。这意味着PC可能已经增加。因此，实现的任务是以某种方式存储跳转/分支指令的地址。 不是，编译器的任务是了解此延迟并通过修改要添加到PC的立即数来补偿此延迟。我能正确总结一下吗？
因此，简而言之，我的问题的简短版本：
是否符合RISC-V要求既不更改也不剥离基本整数指令集和标准扩展？
是否知道分支是否已延迟或不是ISA的一部分？
RISC-V的PC是否被视为与任何管线延迟无关？
我认为ISA通常与任何实现细节无关。与我所主张的说法相反，有人必须告诉编译器有关实现的细节（延迟的分支，PC行为等），并且仍然可以认为它符合ISA。
答案 0 :(得分：0)
我不是专家，但是在过去20年中已经实现了一些核心。您的三个部分问题中的关键概念是完整性和用户可见性。在我看来，主张完整性意味着标准的任何部分都不能更改或删除。但是，如果没有可疑点和部分可能会被不同的人不同地理解的话，这确实是一种罕见的标准。如果您还没有看到RISC-V的具体情况，我想指出对indicate compliance的帮助。
最好有一些真正的专家来回答这个问题。
- 是否符合RISC-V要求既不更改也不剥离基本整数指令集和标准扩展？
我和你有相同的理解。声称某个标准中定义的行为然后不遵守该标准是没有道理的。
- 是否知道分支是否已延迟或是否已经成为ISA的一部分？
我再次同意你的看法。延迟分支是处理器用户的公开功能。因此，ISA必须从riscv-spec-v2.2.pdf的第15页确实指定此类分支的最终存在：
“ RV32I中的控制传输指令没有体系结构可见的延迟槽。”
请注意措辞，只要您的实现未向用户公开任何延迟时间，您就可以根据需要执行操作。通过非标准扩展，您可以完全自由地设计具有延迟插槽的指令，甚至可以将RV32I指令放入这些插槽中。
- RISC-V的PC是否被视为与任何管线延迟无关？
是的。