Question

VHDL是否允许通过端口传递实数（浮点数）？

对于此代码：

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
use IEEE.math_real.all;

entity FPP_MULT is
  port(A        : in  integer;  --input operands
       B        : in  real
       );
end FPP_MULT;

architecture (...)

输出：

Error (10414): VHDL Unsupported Feature error at real.vhd(8): cannot synthesize non-constant real objects or values Error: Quartus II Create Symbol File was unsuccessful. 1 error, 0 warnings

Answer 1

您可以在端口声明中使用任何类型，包括real。但是...

VHDL是用于数字电路行为的仿真和文档语言。一些聪明的人发现，该语言的一部分可以合成。类型real不在可合成子集中。即使它可以由一个工具合成，在其他工具中的行为也不相同。这将是不可携带的物品。

VHDL是否允许通过端口传递实数（浮点数）？

1 个答案: