Question

我有一些类似的寄存器定义，我想在regmap构造下编写。我的代码当前如下所示：

val regs = RegInit(Vec(Seq.fill(5)(0.U(32.W))))

regmap (
...
0x30 -> Seq(RegField(32,regs(0),RegFieldDesc("reg0",""),
0x34 -> Seq(RegField(32,regs(1),RegFieldDesc("reg1",""),
0x38 -> Seq(RegField(32,regs(2),RegFieldDesc("reg2",""),
0x3C -> Seq(RegField(32,regs(3),RegFieldDesc("reg3",""),
0x40 -> Seq(RegField(32,regs(4),RegFieldDesc("reg4",""),
...

)

我的问题是，有没有一种方法可以使用其中一个Scala迭代器以更简洁的方式编写以上内容？我的另一个要求是，我仍然需要能够在此迭代器之前和之后添加寄存器（3点线）。

我相信，使用迭代器可以很好地防止复制/粘贴错误，并且看起来更好。
在此先感谢您的帮助。

Answer 1

我认为这种模式可能类似于

val regs = RegInit(Vec(Seq.fill(5)(0.U(32.W))))

val tuples = regs.zipWithIndex.map { case (reg, i) =>
  (0x30 + (i * 4)) -> Seq(RegField(32,regs,RegFieldDesc(s"reg$i","")))
}
regmap(tuples :_*)

唯一的魔力是：_ *可以将序列转换为参数列表，您不需要我使用的多个步骤，我只是想轻松地查看正在发生的事情

如何在Chisel（regmap）中迭代相似的寄存器定义

1 个答案: