标签： vhdl fpga stdvector
我收到了编码员以某种方式编写的代码
a <= a + 1
a是std_logic_vector (15 downto 0)的地方。它是否正确？如果可以，那么该算术运算如何工作？
a
std_logic_vector (15 downto 0)