标签： logic simulation xilinx mux
我正在Xilinx上模拟x74_151 Mux，但是当我将Enable强制设置为0并在3个控制输入上强制设置时钟时，没有输出。 请参阅图片。 https://i.stack.imgur.com/vqc7F.png 谢谢
