如何在Vivado上合成Rocket-Chip？

Question

我正在尝试在Vivado上合成Rocket-Chip。我能够在Vivado上运行仿真并获得所需的结果。但是，当我综合相同的设计并运行综合后仿真时，我没有得到相同的结果。我使用了在vsim目录中运行“ make verilog”后生成的2个文件。为了进行综合，我定义了变量“ SYNTHESIS”。我可能会错过哪些东西才能获得适当的结果？

Answer 1

您应该首先生成Verilog输出，将其合并到系统或SoC中，然后照常传递给Vivado