小型（1mm ^ 2）ASIC的计算能力

Question

我正在观看Hennessy和Patterson最近举行的ACM图灵讲座，他们对小型芯片出带成本的统计数据感到很感兴趣。他们声称，您可以以14,000美元的价格在28 nm工艺节点上引出100个1 mm x 1mm芯片，大概是在测试穿梭机上。

我的问题是，如果我想用MAC单元（例如16位或32位）填充此芯片区域，那么每个周期可以同时执行多少个MAC？

Answer 1

this paper仅作为包络计算的基础，在Synopsys的90nm教学技术中将32x32-> 64乘数描述为435um * 482um。如果只是微调到28nm，每个实例将得到0.02mm ^ 2。这大概在一个数量级之内，这已经足够好了，因为“每毫米的乘法器”并不是一个真正有意义的指标：有趣的部分是如何将数据放入和从这种乘法器阵列中移出，这将主导区域数。实际的乘数。

供参考，在台积电的28nm HPC工艺中，FU540-C000为30mm ^ 2。 Yunsup's HotChips presentation from last year在第17页上显示了一个相当详细的管芯图，您可以根据该管芯图计算出1mm ^ 2可以使您获得现代技术-它有相当多的SRAM /逻辑，但焊盘很少。