双向端口（Verilog / VHDL）的缺点是什么

Question

HDL语言允许端口为双向端口（例如：verilog中的inout）。 从硅片的角度来看，具有双向端口的缺点是什么。 为什么我们不能双向写入所有端口？

Answer 1

HDL用于描述硬件，模块或芯片上的数字端口可以是输入（仅检测级别），输出（仅驱动器级别）或双向（检测和驱动器级别）。

因此，要使用HDL正确描述硬件，应使用反映硬件操作的端口模式，即输入，输出或双向。

使用正确的端口模式可以很容易地跟踪设计中的信号，因为您可以确定哪个模块驱动信号（输出）以及哪些模块感测（输入）信号。

具有连接到同一信号的多个双向端口通常表示该信号有多个驱动器。一些硬件（例如FPGA）不支持内部信号，因此，如果尝试为FPGA综合设计，则将所有端口声明为双向可能会导致错误。

Answer 2

使用输入/输出端口，整理工具可以检查设计中是否存在其他错误，例如定向连接错误（！），即当您写入输入端口时。

某些方法论可以基于指示，例如，方法论通常要求所有输入都必须连接并允许悬挂输出。您无法通过inouts做到这一点。也有基于指示的其他分析规则。

模拟可以利用这些指导来进行一些额外的优化或分区。通常，它不需要展平整个设计。综合很可能不在乎，但也可以运行一些检查程序。