基本AND，OR，NOT，NAND，NOR，XOR，XNOR门的延迟时间有何不同？

Question

1-1基本逻辑门的延迟时间有什么不同？

我发现，在较短的延迟时间内，NAND和NOR门是数字电路设计的首选，并且AND和OR门甚至可以用NOT和NAND / NOR门实现。

1-2 AND，OR，NOT门之间的延迟时间是否存在设定或已知的差异？

Answer 1

对于典型的fpga（基于LUT的逻辑元素）完全没有区别。 单个单元格可以根据其结果真值表实现复杂的功能，并且多个表达式可能会折叠到单个单元格中，因此您甚至找不到单个和/或非“门”。

我不知道ASIC可能有所不同。但是在典型的fpga中，您没有门，有基于ram的查找表，可实现其输入的复杂功能-4-6个输入，而不仅仅是2个。

您会发现，在足够大的设计中，路由成本比单个逻辑单元中的延迟要高得多。

Answer 2

如果您看一下这些不同的门的构造方式，您会发现其中一些差异的原因。反相器由一个上拉晶体管和一个下拉晶体管组成。这是最简单的闸门，因此可能是最快的闸门。 NAND具有两个串联的下拉器件和两个并联的上拉晶体管。 NOR基本上与NAND相反。是的：AND通常只是NAND +反相器。

串联两个晶体管时，路径的导通电阻会更高（使其变慢），并且连接到单个节点的晶体管数量将增加俘获负载（使其变慢）。通过使用较大的晶体管（具有较低的导通电阻），可以使事情更快，但这会增加驱动它的任何单元的负载，从而减慢该单元的速度。

这是一个很大的优化问题，您可能不应该尝试解决自己的问题。这就是EDA工具的用途。