我正在尝试在ModelSim中自动化vhdl项目的编译和模拟。我正在使用批处理文件，并使用vcom和vsim命令分别编译VHDL文件和模拟测试平台。
因为这是一个自动化的过程，所以我想检测vcom何时遇到错误，是否存在错误以及是否存在错误，将命令的输出复制到命令窗口中的文本文件中，以供以后分析。
我当前的工作流程如下：
vcom -work src -2008 ..\..\path\to\file\file_name_1.vhd
vcom -work src -2008 ..\..\path\to\file\file_name_2.vhd
vcom -work src -2008 ..\..\path\to\file\file_name_3.vhd
每个vcom命令都导致预期的输出（或类似输出）。以错误/警告数结尾：
-- Loading package STANDARD
-- Loading package TEXTIO
-- Loading package std_logic_1164
-- Loading package NUMERIC_STD
-- Compiling entity file_name
-- Compiling architecture sim of file_name
End time: 10:09:01 on Aug 14,2018, Elapsed time: 0:00:00
Errors: 0, Warnings: 0
但是，如果出现错误，vcom是否会提出条件或标志来查看是否已引发错误？
如何确保在引发错误时，导致错误的vcom命令的输出在命令窗口中登录到单独的文本文件中？
我一直在为Command Reference Manual使用这些文档（即使我正在使用ModelSim PE 10.7）。我见过vcom的-error选项，尽管在这种情况下似乎不适用。