ip ip core 6.0的输出波形

时间:2018-07-24 16:21:21

标签: vhdl verilog simulation vivado cordic

这些是我确切遵循的步骤:

  1. 在sin和cos模式下生成ip核心cordic。

配置核心:

configuring the core configuring the core generating the core products

  1. 我将cordic的测试平台设置为顶部模块,然后单击运行行为模拟。

  2. 我得到的输出波形如下所示:

simulation waveform of the inbuilt testbench

但是,正如核心产品指南中所述,正弦和余弦模式下的cordic会给出输出,该输出将为给定输入角度的正弦和余弦。 但是,正如我在波形中看到的那样,m_axis_dout_tdata_realm_axis_dout_tdata_imagm_axis_dout_tdata_phase整个都是零(根据文档,它们应该是输出)。 同样,ip_cartesian_data和ip_phase_data的最后两个值精确地表示了什么。我还附上了相同的详细图片。

ip_cartesian_data ip_phase_data

我期望得到上述link中给出的输出。 我知道该链接根据核心版本4.0显示输出波形,而我的版本是cordic 6.0,但我仍然期望与下面所附的图片相似(取自上述同一链接)。

预期输出波形: expected output waveform

在仿真后得到的波形中,在哪里可以找到输入相位以及正弦和余弦的输出值?

0 个答案:

没有答案